45奈米 (nāi-bí)製程 (chè-têng) (英語 (Eng-gí): 45 nm process) 是 (sī)半導體 (pòaⁿ-tō-thé)製造 (chè-chō)製程的 (ê)一 (chi̍t)个 (ê)水平 (chúi-pêng)。 2007年 (nî)，Panasonic佮 (kap)Intel開始 (khai-sí)大量 (tōa-liōng)製造45奈米的晶片 (cheng-phìⁿ)產品 (sán-phín)。晶片製造商 (chè-chō-siong)使用 (sú-iōng)High-k材料 (châi-liāu)來 (lâi)填充 (thiām-chhiong)柵極 (sa-ke̍k)，目的 (bo̍k-tek)是為著 (ūi-tio̍h)欲 (beh)減少 (kiám-chió)漏電 (lāu-tiān)。到 (Kàu)2007年，IBM佮Intel宣佈 (soan-pò͘)怹 (in)採用 (chhái-iōng)了 (liáu)金屬 (kim-sio̍k)柵極解決 (kái-koat)方案 (hong-àn)。
2020年，華為 (Hôa-ûi)欲佇 (tī)上海 (Siōng-hái)建設 (kiàn-siat)無 (bô)使用美國 (Bí-kok)技術 (ki-su̍t)的晶片工廠 (kang-chhiúⁿ)，預期 (ī-kî)工廠會 (ē)對 (ùi)低端 (kē-toan)45奈米晶片做 (chò)齒 (khí)。
