65 nāi-bí chè-têng

半導體 裝置 製造
MOSFET scaling (process nodes)
010 µm – 1971年 006 µm – 1974年 003 µm – 1977年  1.5 µm – 1981年 001 µm – 1984年 800 nm – 1987年 600 nm – 1990年 350 nm – 1993年 250 nm – 1996年 180 nm – 1999年 130 nm – 2001年 090 nm – 2003年 065 nm – 2005年 045 nm – 2007年 032 nm – 2009年 022 nm – 2012年 014 nm – 2014年 010 nm – 2016年 007 nm – 2018年 005 nm – 2020年
未來 003 nm – ~2022年

65奈米 (nāi-bí)製程 (chè-têng) (英語 (Eng-gí): 65 nm process) 是 (sī)半導體 (pòaⁿ-tō-thé)製造 (chè-chō)製程的 (ê)一 (chi̍t)个 (ê)水平 (chúi-pêng)。到 (Kàu)2007年 (nî)，Intel，AMD，IBM，聯電 (Liân-tiān)佮 (kap)台積澱 (Tâi-chek-tiān)等 (téng)公司 (kong-si)已經 (í-keng)有 (ū)能力 (lêng-le̍k)進行 (chìn-hêng)65奈米製程的量產 (liōng-sán)。

佇 (Tī)製程進入 (chìn-ji̍p)65奈米的時 (sî)，用 (ēng)佇進行光刻 (kng-khek)的光 (kng)的波長 (pho-tn̂g)是193奈米佮248奈米。