90 nāi-bí chè-têng

半導體 裝置 製造
MOSFET scaling (process nodes)
010 µm – 1971年 006 µm – 1974年 003 µm – 1977年  1.5 µm – 1981年 001 µm – 1984年 800 nm – 1987年 600 nm – 1990年 350 nm – 1993年 250 nm – 1996年 180 nm – 1999年 130 nm – 2001年 090 nm – 2003年 065 nm – 2005年 045 nm – 2007年 032 nm – 2009年 022 nm – 2012年 014 nm – 2014年 010 nm – 2016年 007 nm – 2018年 005 nm – 2020年
未來 003 nm – ~2022年

90奈米 (nāi-bí)製程 (chè-têng) (英語 (Eng-gí): 90 nm process) 是 (sī)半導體 (pòaⁿ-tō-thé)製造 (chè-chō)製程的 (ê)一 (chi̍t)个 (ê)水平 (chúi-pêng)，大約 (tāi-iok)佇 (tī)2004年 (nî)到 (kàu)2005年左右 (chó-iū)達成 (ta̍t-sêng)。這 (Che)是由 (iû)彼當陣 (hit-tang-chūn)的領先 (léng-sian)半導體公司 (kong-si)Intel，AMD，Infineon，Texas Instruments，IBM佮 (kap)台積澱 (Tâi-chek-tiān)所 (só͘)完成 (oân-sêng)。濟濟 (Chē-chē)廠商 (chhiúⁿ-siong)用 (ēng)193奈米的波長 (pho-tn̂g)來 (lâi)進行 (chìn-hêng)關鍵 (koan-kiān)層級 (chân-kip)的光刻 (kng-khek)。

另外 (Lēng-gōa)， 12英寸 (eng-chhùn)晶圓 (chiⁿ-îⁿ)佇這个 (chit-ê)製程誠做 (chiâⁿ-chò)主流 (chú-liû)。